消除串?dāng)_：LVDS路由和差分信號設(shè)計技術(shù)
電子產(chǎn)品有自己的靜音語言版本，在電路中幾乎瞬間交換各種信號，單端信號發(fā)送器的特性是發(fā)送器產(chǎn)生單個電壓，接收器將其與固定參考電壓進(jìn)行比較。
差分信令使用彼此靠近放置的兩個互補(bǔ)信號來傳輸信息，在操作期間，差分信號激勵耦合的傳輸線并形成差分對。發(fā)送器發(fā)送與差分信號對相同的電信號，每個信號具有導(dǎo)體，接收器響應(yīng)兩個信號之間的電氣差異。差分信號中的導(dǎo)體可以是雙絞線和帶狀電纜，連接器和PCB走線。
低壓差分信令或LVDS路由已成為常見的差分信令應(yīng)用，并提供二進(jìn)制數(shù)據(jù)的高速傳輸，基于LVDS的應(yīng)用使用更少的功率，產(chǎn)生小的EMI，并具有更強(qiáng)的抗噪性。LVDS的數(shù)據(jù)速率高達(dá)3.125 Gbps，信號轉(zhuǎn)換時間短至260皮秒。
同樣，導(dǎo)致信號質(zhì)量或電磁兼容性（EMC）問題的布局問題可能會損害電路性能。憑借高時鐘和邊沿速率，PCB互連充當(dāng)傳輸線，并且 - 沒有適當(dāng)?shù)念A(yù)防措施 - 可以允許任何可能出錯的錯誤。由于不匹配的阻抗會產(chǎn)生反射，導(dǎo)致電介質(zhì)和色散損失，串?dāng)_成為問題，并且噪聲容限降低，高速性能變?yōu)轭愃朴谕ㄟ^膝蓋深度泥漿跋涉的東西。
在使用LVDS時，您應(yīng)該專注于路由和基本過程，包括監(jiān)控跟蹤阻抗和跟蹤長度匹配，良好的布線實踐涉及避免參考平面中的分裂和空隙。痕跡不應(yīng)跨越平面分裂，如果沒有正確的預(yù)防措施，LVDS電路可能會出現(xiàn)丟失和抖動。此外，加寬信號線之間的間距并使跡線保持至少三倍于介電高度。
匹配集
阻抗匹配發(fā)生在源的阻抗等于跡線的阻抗和負(fù)載的阻抗，此外，阻抗匹配還取決于確定差分對之間的正確跡線寬度和間距的特定要求，跡線阻抗取決于跡線的寬度和厚度，跡線材料的介電常數(shù)以及跡線和參考平面之間的高度。
每個差分對的差分阻抗等于每條線的特征阻抗之和。線之間的間距決定了互耦量，并影響差分阻抗。保持正確的恒定差分阻抗要求沿整個走線長度保持走線寬度和間距均勻。
LVDS走線中阻抗匹配的任何故障都會導(dǎo)致信號反射和共模噪聲的增加，從而導(dǎo)致輻射EMI，反射信號導(dǎo)致接收器振鈴，從而降低動態(tài)范圍并導(dǎo)致誤觸發(fā)。由于每個LVDS輸出都用作電流模式輸出，因此如果沒有關(guān)閉環(huán)路的終端電阻，電路將無法運(yùn)行。終端電阻值與傳輸線的差分阻抗相匹配。
PCB布線
使用LVDS時請?zhí)貏e注意您的路由實踐
太多的聲音會引起混亂
在棒球比賽期間的某個時刻，緊張的情況需要經(jīng)理，投手，接球手和其他球員之間的土墩會議。然而，盡管有很多球員聚集在投手周圍，但每個人都關(guān)注經(jīng)理的話。
除非您采取一些預(yù)防措施，否則LVDS信號和單端TTL / CMOS信號之間可能會發(fā)生串?dāng)_，設(shè)計布線模式時，將差分LVDS信號與單端信號隔離，您可以通過將位于同一層的單端信號放置在距離LVDS信號至少12毫米的位置來實現(xiàn)隔離，您還可以使用電源和接地層來隔離LVDS信號。
干擾呼叫
在PCB設(shè)計方面，降低EMI總會導(dǎo)致堆疊以及電源和接地參考平面的位置，您應(yīng)該將每個信號層放在地面通道和電源平面之間。減小電荷從源到地的覆蓋距離會降低電感，以八層疊層為例，將信號層置于電源和接地層之間，可減少噪聲。
通孔，連接器或串聯(lián)耦合電容可以對差分對連接進(jìn)行分段，正確的布線確保正信號和負(fù)信號同步傳播，并且涉及將每個連接段與補(bǔ)償彎曲單獨(dú)匹配。
走線長度會導(dǎo)致LVDS信號的丟失和抖動問題，為了減少這些問題并保持長度匹配，將長距離跡線與PCB層的XY軸成一個偏角。在布線高速信號時，使用小的走線彎曲來防止共模噪聲。如果布局需要彎曲，制造商通常建議使用135 o 或更大的彎曲來消除抖動和損耗，使用相同數(shù)量的左右彎曲來保持長度匹配。
寬跡線在相同距離上具有比薄跡線更低的阻抗，跡線彎曲的各個部分應(yīng)至少測量跡線寬度的1.5倍，高速信號的傳輸需要小距離為相鄰銅之間的跡線寬度的四倍。
LVDS接口對差分跡線和信號對之間的到達(dá)偏移時間有特定要求，使用高速并行總線作為示例，所有數(shù)據(jù)信號必須在建立的時間段內(nèi)到達(dá)，以滿足接收器的建立和保持時間要求。在設(shè)計PCB時，不能超過允許的偏斜，并應(yīng)保持差分線平行。
由于差分對信號需要在正負(fù)信號走線之間存在嚴(yán)格的延遲偏差，因此電氣和機(jī)械長度的任何差異都可能導(dǎo)致錯誤。要保持特定的走線長度，請使用蛇形彎頭并保持相鄰銅線之間的走線寬度的四倍的小距離。每個蛇形凹凸的長度應(yīng)至少為跡線寬度的三倍。將蛇形彎曲放置在長度不匹配的原點(diǎn)，以確保同步信號傳播。
由于不同層的信號速度不相等，因此兩個信號必須在同一層上路由，您應(yīng)該在同一層上為LVDS通道路由所有數(shù)據(jù)和時鐘信號，通過這種方法，LVDS信號對和時鐘對變得緊密匹配。
使用正確的返回路徑
LVDS電路中的信號返回路徑不正確會導(dǎo)致噪聲耦合和EMI，在布線信號時，請始終考慮信號電流返回路徑。由于差分信號包括正負(fù)信號跡線，因此在路由信號時需要包含返回路徑。如果信號走線使用電源平面作為參考，則需要提供允許信號通過電源平面返回的布線。
如果需要將信號路由到兩個不同的參考平面，請在兩個平面之間使用拼接電容，將電容放置在信號路徑附近，以保持前向和返回路徑之間的短距離，電容器允許返回電流從一個平面?zhèn)鞑サ搅硪粋€平面。
環(huán)測威檢測科技，專業(yè)從事產(chǎn)品電磁兼容測試，可以提供EMC設(shè)計指導(dǎo)和完善的EMC測試整改方案，詳情咨詢工程師！
檢測電話：4008-707-283
閱讀本文的人還閱讀了：
1、電磁兼容EMC基礎(chǔ)知識和實用的PCB設(shè)計技巧
2、EMC設(shè)計解決高速PCB中的偏移源問題