PCB內(nèi)部的電磁干擾EMI串?dāng)_及其補(bǔ)救措施
1、PCB印刷線和參考地之間的耦合
由于EMC主要討論高頻共模信號(hào)，因此PCB內(nèi)外都無(wú)法避免分配參數(shù)。PCB和參考地之間發(fā)生電容耦合，其分布電容由極小空間內(nèi)的極板電容和自然電容組成。板電容與PCB的大小成正比，與PCB和地之間的距離間接成比例。小空間內(nèi)的自然電容與PCB內(nèi)印刷線的等效直徑成正比。
因此，無(wú)論P(yáng)CB放置在何處，即使在遠(yuǎn)離地面的無(wú)限遠(yuǎn)處，內(nèi)部印刷線與地之間也始終存在分布電容，在PCB中，相對(duì)集成的GND平面到參考接地板的分布電容約為10pF，內(nèi)部印刷線到參考接地板的分布電容大約在0.001pF到0.1pF或更低的范圍內(nèi)。PCB中心印刷線的分布電容遠(yuǎn)低于PCB邊緣印刷線的分布電容。
2、耦合在PCB內(nèi)部
a、PCB內(nèi)耦合理論及其對(duì)信號(hào)的影響,PCB內(nèi)部的耦合由電容耦合和電感耦合組成，其理論如圖5所示。
印刷線之間的電容串?dāng)_和感應(yīng)串?dāng)_
在該圖中，AB和CD都是平行印刷線，兩條線之間具有小的空間，Z 0表示信號(hào)線1的載波，而Z 1和Z 2分別表示信號(hào)線2的載波。在圖5a中，當(dāng)印刷線AB上的信號(hào)峰值電壓為u時(shí)，信號(hào)上升時(shí)間為Δt，角度為頻率為ω，Z的電壓2將為u v = [Z 1 ? 2 /（Z 1 + Z 2）]Cδ ü /Δ 噸。雖然c具有非常低的值，但Δ的值ü / d 牛逼可以非常高，無(wú)法避免自己的產(chǎn)品。
在圖5b中，當(dāng)AB上信號(hào)的峰值電流為I c時(shí)，信號(hào)上升時(shí)間為Δt，角頻率為ω，兩條印刷線之間的互感m將通過CD，其中感應(yīng)電壓為u v = m ωi的?，雖然m的值很小，但信號(hào)頻率可能會(huì)增加。因此，他們的產(chǎn)品是無(wú)法避免的。
結(jié)果，電容耦合和電感耦合都與兩條印刷線的分布參數(shù)c或m有關(guān)，在PCB布局期間，可以通過增加平行線之間的距離來(lái)減小c和m的值。在實(shí)際電路中，電容耦合占據(jù)了大部分?jǐn)?shù)字電路和PCB平面如果不平滑或存在開槽或裂縫，感應(yīng)串?dāng)_將比電容串?dāng)_產(chǎn)生更大的影響。然而，當(dāng)PCB的面積有限時(shí)，不能僅通過擴(kuò)大平行線之間的距離來(lái)處理串?dāng)_。為了保持兩條相鄰平行線之間的小分布參數(shù)，應(yīng)在投影區(qū)域中布置集成平面設(shè)計(jì)，并且好在頂部和底部具有接地層。
b、屏蔽地線減少電磁干擾EMI串?dāng)_的影響
串?dāng)_程度由許多元素決定，如信號(hào)頻率，信號(hào)上升沿時(shí)間，信號(hào)線之間的距離，驅(qū)動(dòng)端口和接收端口的電特征以及PCB層數(shù)，通過在印刷線下設(shè)置集成接地層可以減少串?dāng)_，并且可以在信號(hào)之間添加屏蔽接地線。
在PCB布局過程中，兩個(gè)方面可以有利于阻止串?dāng)_，首先，應(yīng)停止敏感的內(nèi)部電路和外部電路。其次，應(yīng)停止內(nèi)部電路或噪聲電路與其他信號(hào)之間的串?dāng)_。在實(shí)際PCB布局中，應(yīng)在PCB的同一層或不同層之間進(jìn)行詳細(xì)測(cè)試，以檢測(cè)是否存在串?dāng)_風(fēng)險(xiǎn)。
在PCB布局過程中，一些具有相同屬性的信號(hào)線應(yīng)遵循相同時(shí)間和相同方向的密度路由，如果PCB空間的限制導(dǎo)致濾波器組件不能放置在同一條線上，則往往會(huì)引起信號(hào)之間的串?dāng)_。這種情況如下面的圖6所示。
濾波電容對(duì)信號(hào)線間串?dāng)_的影響
C、屏蔽地線對(duì)邊緣效應(yīng)的影響
當(dāng)具有高d u / d t，d i / d t的高靈敏度信號(hào)線或信號(hào)線沿著PCB邊緣布置時(shí)，它們將比布置在PCB中心的那些具有更大的EMC風(fēng)險(xiǎn)。邊緣信號(hào)線更容易通過較大的寄生電容接收高頻干擾或外部輻射。
在PCB面積的限制下，根據(jù)設(shè)計(jì)文件中的20H原理布置PCB非常困難?！胺纸M”可用于減少干擾和外部輻射。分組線不需要滿足特定要求，例如厚度和形狀。通常當(dāng)信號(hào)線太靠近PCB邊緣到銅板時(shí)，可以添加7到10密耳范圍內(nèi)的地線作為屏蔽。
d、數(shù)字和模擬電路之間的相互干擾
當(dāng)PCB保持高速數(shù)字電路和低電平模擬信號(hào)時(shí)，通常在PCB布局不良的情況下通過數(shù)字噪聲產(chǎn)生串行的串?dāng)_，數(shù)字和模擬電路之間的相互干擾是由以下原因引起的。首先，串?dāng)_噪聲是由寄生電容和寄生電感引起的，其次，功率紋波和數(shù)字芯片功率的不良去耦將導(dǎo)致功率噪聲。第三，接地阻抗和系統(tǒng)接地引起噪聲。噪聲問題應(yīng)按電源，信號(hào)和接地順序處理。
以上是環(huán)測(cè)威總結(jié)關(guān)于PCB電磁兼容設(shè)計(jì)的一點(diǎn)經(jīng)驗(yàn)建議，環(huán)測(cè)威檢測(cè)是一家主要從事電磁兼容EMC測(cè)試的第三方檢測(cè)公司，有相關(guān)產(chǎn)品做EMC認(rèn)證可咨詢工程師！
認(rèn)證電話：4008-707-283
閱讀本文的人還閱讀了：
1、EMC設(shè)計(jì)時(shí)如何避免電磁干擾EMI
2、良好的電磁兼容設(shè)計(jì)規(guī)則是EMC測(cè)試成功的關(guān)鍵
